您現(xiàn)在的位置：  
 首 頁(yè) > HFSS > HFSS教程 > HFSS波端口Wave Port的設(shè)置

HFSS波端口Wave Port的設(shè)置

文章來(lái)源: 網(wǎng)際星空—Ansys HFSS教學(xué)    錄入: mweda.com   

        對(duì)於非電磁波背景的人，wave port是一個(gè)比較抽象的概念，但是在HFSS中是一個(gè)很常用的東西，可以把它想成是一個(gè)3D立體空間的電磁場(chǎng)輸入，如同一個(gè)wave guide。

       以一條傳輸線(xiàn)來(lái)說(shuō)，若以L(fǎng)ump port來(lái)激發(fā)，其概念就是接到該net的(電壓/電流)點(diǎn)激發(fā)源；若以一個(gè)wave port激發(fā)，其概念就是接到該net的面激發(fā)源，其描述在傳輸線(xiàn)輸入端的整個(gè)平面空間的電磁場(chǎng)現(xiàn)象。

        從以上描述不難理解，若Wave port所在的平面空間不夠大，將導(dǎo)致傳輸線(xiàn)周?chē)碾娏�(xiàn)與磁力線(xiàn)涵蓋不夠，所以整個(gè)模擬值會(huì)偏差較大。

        以線(xiàn)寬W=6mils、線(xiàn)距S=3W=18mils、線(xiàn)長(zhǎng)2000mils的 傳輸線(xiàn)為例，堆疊結(jié)構(gòu)則是線(xiàn)銅厚1.4mils，訊號(hào)線(xiàn)放在高度58mils的substrate上(Microstrip)，介電係數(shù)4.25，有reference plane.

  1. 把wave port建在boundary face of free space上，且這wave port平面貼著傳輸線(xiàn)，如下圖所示，模擬出來(lái)的特性阻抗大約136.7~138.5 ohm，與Polar的特性阻抗試算結(jié)果完全吻合。

此處背景空間(free space)的大小，會(huì)影響到模擬出來(lái)的特性阻抗值

  1. Wave port建在PCB substrate的側(cè)邊YZ平面上，且這平面貼著free space，如下圖所示，模擬出來(lái)的特性阻抗隨著頻率大幅變化。因?yàn)檫@樣的wave port沒(méi)有考慮傳輸線(xiàn)上方空間的電磁效應(yīng)，所以模擬結(jié)果是錯(cuò)的

  1. Wave port建在PCB substrate的側(cè)邊YZ平面上，且這平面不貼著free space。這樣模擬是跑不出來(lái)的，因?yàn)槌?SPAN style="LETTER-SPACING: 1pt">沒(méi)有考慮傳輸線(xiàn)上方空間的電磁效應(yīng)，在free space boundary與substrate上的wave port之間的空間，沒(méi)有電磁場(chǎng)的information

  1. 在PCB substrate的側(cè)邊YZ平面上，另建一個(gè)"矩形平面"，貼著傳輸線(xiàn)而不貼著free space boundary，在這新建的平面上下wave port，模擬結(jié)果是錯(cuò)的

  1. 在PCB substrate的側(cè)邊YZ平面上，另建一個(gè)矩形平面，貼著傳輸線(xiàn) 與free space boundary，在這新建的平面上下wave port，模擬出來(lái)的特性阻抗大約137.8~139.1 ohm，與Polar的特性阻抗試算結(jié)果完全吻合。

  1. 在PCB substrate的側(cè)邊YZ平面上，另建一個(gè)矩形平面，貼著傳輸線(xiàn) 與free space boundary，但這free space只包上半平面，在這新建的平面上下wave port，模擬出來(lái)的特性阻抗大約131.8~133 ohm，略小於Polar的特性阻抗試算結(jié)果。

　

從以上六個(gè)wave port的例子，歸納以下兩點(diǎn)結(jié)論：

  • Wave port所在的平面，要直接貼著free space boundary

  • Wave port平面的大小，不能太小，最少符合以下rule