Cadence Allegro平臺(tái)全面改進(jìn)，變革下一代PCB設(shè)計(jì)生產(chǎn)力

        Cadence近日發(fā)布了Cadence Allegro系統(tǒng)互連設(shè)計(jì)平臺(tái)針對PCB設(shè)計(jì)進(jìn)行的全新產(chǎn)品和技術(shù)增強(qiáng)。改進(jìn)后的平臺(tái)為約束驅(qū)動(dòng)設(shè)計(jì)提供了重要的新功能，向IC、封裝和板級設(shè)計(jì)領(lǐng)域的設(shè)計(jì)團(tuán)隊(duì)提供新技術(shù)和增強(qiáng)以提升易用性、生產(chǎn)率和協(xié)作能力，從而為PCB設(shè)計(jì)工程師樹立了全新典范。

        “隨著供電電壓下降和電流需要增加，在設(shè)計(jì)PCB系統(tǒng)上的功率提交網(wǎng)絡(luò)(Power Delivery Network)過程中必須考慮封裝和IC特性,”華為公司SI經(jīng)理姜向中說。“利用Allegro PCB PI技術(shù)的增強(qiáng)性能，我們能夠植入封裝模型，片上電流面圖和裸片電容，在提高精度的同時(shí)無需犧牲仿真性能。”

       工程團(tuán)隊(duì)在設(shè)計(jì)和管理當(dāng)今復(fù)雜的電子設(shè)計(jì)全系統(tǒng)互連時(shí)，面臨前所未有的挑戰(zhàn)。隨著PCB平均面積的減小，器件管腳數(shù)、設(shè)計(jì)頻率和設(shè)計(jì)約束復(fù)雜度卻不斷提升。這種持續(xù)的挑戰(zhàn)使得傳統(tǒng)PCB設(shè)計(jì)方法變得越來越力不從心。基于Cadence在PCB領(lǐng)域的領(lǐng)先地位，新的Allegro平臺(tái)提供了能夠適應(yīng)和解決這些不斷增加的復(fù)雜度難題的流程和方法學(xué)，從而樹立了全新PCB設(shè)計(jì)典范。

        “新的Allegro平臺(tái)版本引入了很多新的生產(chǎn)率特性，將為象我一樣的設(shè)計(jì)師帶來優(yōu)勢，”加拿大Kaleidescape高級PCB設(shè)計(jì)師 Vincent Di Lello說："象物理和空間約束特性，名詞－動(dòng)詞選擇模式，擴(kuò)展的RMB功能，開放的GL和無數(shù)可視的增強(qiáng)功能將大大增加設(shè)計(jì)師的輸出，并提供一個(gè)更加界面友好的設(shè)計(jì)環(huán)境。"

        Cadence Allegro平臺(tái)是基于物理和電氣約束驅(qū)動(dòng)的領(lǐng)先PCB版圖和互連系統(tǒng)。它經(jīng)過升級，現(xiàn)在已包含了針對物理和空間約束的最先進(jìn)的布線技術(shù)和全新方法學(xué)。它使用了Cadence約束管理系統(tǒng)，那是在整個(gè)PCB流程中提供約束管理的通用控制臺(tái)。其他升級包括支持先進(jìn)串行連接設(shè)計(jì)的算法建模、改進(jìn)的電路仿真、同Cadence OrCAD產(chǎn)品的無縫擴(kuò)展性、增強(qiáng)的協(xié)同性、及新的用戶界面，從而可以提高生產(chǎn)力和可用性。該版本Allegro平臺(tái)還為信號完整性(SI)和電源完整性(PI)提供了重大的新功能。

        "這是近年來最重要的PCB發(fā)布，我們一直在協(xié)助客戶滿足他們的需求，以便他們解決最具挑戰(zhàn)性的設(shè)計(jì)問題，"Cadence負(fù)責(zé)產(chǎn)品營銷的全球副總裁Charlie Giorgetti表示，"我們?yōu)榭蛻糸_發(fā)并提供創(chuàng)新的能力，顯見我們對PCB市場的承諾。"

        下一代PCB設(shè)計(jì)流程

        最新發(fā)布的Cadence Allegro平臺(tái)，推出了層次布線規(guī)劃，和全局布線等新技術(shù)，大大提升了基于規(guī)則驅(qū)動(dòng)的先進(jìn)設(shè)計(jì)能力。該平臺(tái)還通過新的使用模式和增強(qiáng)的易用性提供了更好的可用性。所有版本的Allegro PCB設(shè)計(jì)平臺(tái)均包含新的PCB編輯技術(shù)，通過降低新方案學(xué)習(xí)曲線和優(yōu)化工具交互，可以提升設(shè)計(jì)師的效率和生產(chǎn)力。

        改進(jìn)的設(shè)計(jì)生成和仿真

        Allegro平臺(tái)的這一版本利用最新版的Allegro System Architect，使硬件設(shè)計(jì)師可以縮短開發(fā)時(shí)間，生成比原來多60%的更大數(shù)量的差分信號。Cadence 通過向Cadence PSpice(r)技術(shù)增加重大的性能和收斂改進(jìn)，進(jìn)一步增強(qiáng)了模擬仿真。

        先進(jìn)的約束驅(qū)動(dòng)設(shè)計(jì)

        Allegro約束管理系統(tǒng)提供了一項(xiàng)先進(jìn)的新性能，可減少含先進(jìn)I/O接口設(shè)計(jì)的生成時(shí)間，這些接口有PCI Express、DDR2、SATA等。該系統(tǒng)使設(shè)計(jì)師有能力生成和指定利用參考其他對象規(guī)則的約束。約束管理系統(tǒng)包含了部件手冊，除物理和空間約束外，還為設(shè)計(jì)約束、設(shè)計(jì)規(guī)則檢查及屬性提供了位置。

        提升的生產(chǎn)率和仿真精確性

        新發(fā)布的Allegro平臺(tái)在Allegro PCB SI 及PCB PI中提供了新的功能，可縮短互連設(shè)計(jì)時(shí)間并提升產(chǎn)品性能和可靠性。這些性能包括了串行連接設(shè)計(jì)的顯著改進(jìn)，從而允許用戶精確預(yù)測6 Gbps以上高級算法收發(fā)器通道的誤碼率概況。另外，通道兼容性和統(tǒng)計(jì)分析性能還允許用戶評估傳統(tǒng)通道，以便同高數(shù)據(jù)率收發(fā)器共用。

        Allegro PCB PI選項(xiàng)可吸收來自IC及IC封裝設(shè)計(jì)工具的封裝寄生現(xiàn)象、裸片電容和轉(zhuǎn)換電流，以精確建立完整的電源供應(yīng)系統(tǒng)。結(jié)合靜態(tài)IR降分析，Allegro PCB PI用戶可以快速判斷電源分配系統(tǒng)是否能維持規(guī)范所述參考電壓。

        發(fā)布情況

        Allegro PCB設(shè)計(jì)L、XL及GXL平臺(tái)版本計(jì)劃于2007年6月發(fā)布。PCB West上演示的全局布線環(huán)境(Global Route Environment)包含在Allegro PCB Design GXL產(chǎn)品中