CST MWS阻抗仿真問(wèn)題
最近在仿真一通路阻抗時(shí)，發(fā)現(xiàn)阻抗分布圖并不是一個(gè)完整通路的阻抗，好像是端口1（圖1）和端口2（圖2）的阻抗分布圖合成在一起就構(gòu)成一個(gè)完整通路了，請(qǐng)高手幫忙看下！謝謝！
看不懂描述……
新手進(jìn)來(lái)學(xué)習(xí)下。
端口1阻抗88，端口2阻抗93；PORT1正常的阻抗分布圖應(yīng)該是：在圖1后面80處上升至93就是接上圖2那部分，才是整個(gè)通路的阻抗分布；但實(shí)際仿真出的結(jié)果只有圖示的這一部分，請(qǐng)幫忙看下原因，謝謝！
還是不知道你做的是什么東西，也不理解阻抗分布圖為什么是你描述的那樣，更不理解為什么仿真出來(lái)的和你預(yù)想的不一樣?？偠灾?，依照你已經(jīng)提供的信息，以我個(gè)人的智商，我猜不出來(lái)原因。
為了更好的說(shuō)明問(wèn)題，我再發(fā)一個(gè)圖，圖3是我根據(jù)仿真情況合成的模擬圖。我仿真的是一段通路的阻抗，正常的阻抗分布應(yīng)該是圖3這樣的趨勢(shì)，因?yàn)镻ORT1阻抗為88，PORT2阻抗為93，所以正常的阻抗分布圖應(yīng)該是圖3這樣的趨勢(shì)。而實(shí)際的結(jié)果是PORT1的阻抗只有圖3的左邊PORT1端，PORT2的阻抗只有圖3的右邊PORT2端，就是仿真結(jié)果沒(méi)有表現(xiàn)出整個(gè)通路的阻抗分布！再次求助，分析可能的原因，謝謝！
重復(fù)4樓的話，別人不知道你的模型是怎么建立的，你的問(wèn)題很難回答。所以至少應(yīng)該描述一下你的模型結(jié)構(gòu)吧？以及仿真相關(guān)的參數(shù)設(shè)置，仿真流程細(xì)節(jié)，后處理模版的選擇等等。最簡(jiǎn)單的辦法就是上傳模型文件。
那我發(fā)下模型，勞駕版主看下！
哪位看過(guò)模型的高手給我老人家說(shuō)說(shuō)看這個(gè)模型是什么樣的？
哎，我來(lái)替你做你該做的事情吧：
模型截圖：
一個(gè)connector性質(zhì)的器件，導(dǎo)體是Brass金屬，外包帶損耗的介質(zhì)材料LCP(Epsilon=3.2)，每個(gè)分結(jié)構(gòu)側(cè)面有PEC建模的類(lèi)似掛鉤的東西。
用multipin wavegguide port創(chuàng)建了四個(gè)端口，每個(gè)端口只設(shè)置差分模式……。
仿真頻率0 - 10 GHz，邊界條件conducting wall。
Transient Solver Accuracy: -20 dB……，Normalized to 100 ohm impedance， 選了Adaptive Mesh Refinement，使用Expert System……。
Global Mesh Properties: 10, 10, 10，Edge refine factor: 5，所有的copper使用local mesh properties: 0.1, 0.1, 0.1……。
后處理模版調(diào)用"TDR from Time Signal"，端口1和2都使用默認(rèn)設(shè)置。
樓主的問(wèn)題：理論的“通路”阻抗應(yīng)該是5樓顯示的那張模擬圖，實(shí)際通過(guò)CST MWS后處理計(jì)算得到的Port 1的阻抗只有Port 1的部分，不包含Port 2的部分；同樣，通過(guò)CST MWS后處理計(jì)算得到的Port 2的阻抗只有Port 2的部分，不包含Port 1的部分。
