CPScoplanar striplineCST里面怎么仿真

端口怎么加 還有邊界條件怎么設(shè)置，希望好心人幫忙解決下，多謝了

沒(méi)有地的 用CST的仿真的總是和文獻(xiàn)的特征阻抗對(duì)不上

的確，cst幫助文件沒(méi)有直接給出這種結(jié)構(gòu)的波端口大小設(shè)置，所以可以根據(jù)cpw端口設(shè)置大小來(lái)大概的設(shè)置一下，然后仿真...你也可以找一個(gè)已知的cps結(jié)構(gòu)來(lái)驗(yàn)證你的端口大小是否合適...（我目前還沒(méi)看到有什么軟件可以直接計(jì)算cpw的特性阻抗，你可以找一些文章里的數(shù)據(jù)來(lái)試試）

找了比較多的IEEE的文章 相差比較大有10%左右

呵呵，差別比較小的時(shí)候你的端口大小大概是多少??？

相差都是比較大的端口我按照CPW來(lái)設(shè)定的我自己對(duì)著CPS的公式寫(xiě)了個(gè)matlab程序 不同的介質(zhì)板和厚度相差有時(shí)也很多

原則上講，如果介質(zhì)的厚度足夠厚，在差模激勵(lì)前提下，有沒(méi)有“地”應(yīng)該不會(huì)有太大的差別。
另一個(gè)原則，使用波導(dǎo)端口計(jì)算line impedance，在不引入高次模的前提下，可以先嘗試增大端口尺寸，運(yùn)行模式計(jì)算，觀(guān)察端口處的電磁場(chǎng)分布，確保端口“捕獲”了絕大多數(shù)的電磁場(chǎng)。通常在這種情況下，改變端口尺寸對(duì)line impedance的數(shù)值只有非常小的影響。

差模激勵(lì)前提在CST用什么端口來(lái)激勵(lì)

Multipin Waveguide Port（建議使用）。
或者波導(dǎo)端口的默認(rèn)工作模式（個(gè)人觀(guān)點(diǎn)，不建議使用）。
也可以用離散端口，但是不能做模式仿真。

Multipin Waveguide Port（建議使用）時(shí)，coplanar lines 的特征阻抗怎么看呢 這里的特征阻抗是指的差模阻抗還是其他阻抗，求樓上解答下