CST例子中的偶極子天線中離散端口特征阻抗為什么設(shè)為65ohms？
設(shè)為65，能不能保證天線輸入阻抗與饋線完全匹配呢？如果事先不知道的話，怎么能計(jì)算得到?。?p class="mwqa">饋線一般為同軸線，常用的阻抗也是50歐姆，65歐姆是不能保證輸入阻抗與饋線完全匹配，由于65歐姆偏離50歐姆并不是很大，因此可以近似認(rèn)為是匹配的。仿真的時候，通過觀察半波振子饋電處的輸入阻抗，通過輸入阻抗來確定離散端口用那種激勵阻抗來激勵天線。因?yàn)楹竺娴姆瓷湎禂?shù)以及VSWR都是跟離散端口的激勵阻抗值是有關(guān)的，選擇離散端口的激勵阻抗值與天線的輸入阻抗匹配，然后優(yōu)化天線使其在整個頻段內(nèi)比較收斂，最后可以將激勵阻抗值變阻抗到主饋線的阻抗值。這也是分模塊優(yōu)化的思路。
通過觀察半波振子饋電處的輸入阻抗，通過輸入阻抗來確定離散端口用那種激勵阻抗來激勵天線。
這句話怎么理解？首先假設(shè)離散端口的激勵阻抗為65，可以計(jì)算得到天線的輸入阻抗，然后怎么選離散端口用那種激勵阻抗？
首先，天線饋電處，也就是離散端口設(shè)置的位置處仿真得到的天線輸入阻抗是獨(dú)立于離散端口的激勵的內(nèi)阻值。比如說，離散端口設(shè)置的阻抗為50歐姆，那么得到的輸入阻抗(Z11)是與離散端口的阻抗無關(guān)的。
得到天線的輸入阻抗，這個時候就需要用到史密斯圓圖了，觀察在所感興趣的頻率范圍內(nèi)，天線的輸入阻抗在圓圖上面的收斂情況。因?yàn)閳A圖上面是歸一化的阻抗。
設(shè)置天線的輸入阻抗為R+jX，離散端口的阻抗為Z0，那么在歸一化后的阻抗為(R+jX)/(Z0),因此天線的史密斯圓圖收斂情況是與Zo是有關(guān)的。這個就需要憑解析計(jì)算或者直接導(dǎo)出S11文件，利用第三方軟件來確定Zo。
當(dāng)然也可以利用CST自身的優(yōu)化，將離散端口的阻抗值設(shè)置變量，設(shè)置優(yōu)化目標(biāo)S11<-15dB，優(yōu)化激勵阻抗值得到滿足目標(biāo)時候得到Zo。有時候可能未必能夠收斂。但是盡量找到比較收斂的阻抗值。
這屬于天線的阻抗匹配問題，有很多種方法的。建議多看看天線阻抗匹配的書籍。
今天得到的CST技術(shù)支持的解釋：You can specify a discrete port's input impedance so that it matches the impedance of the transmission line or structure you're feeding it with. So e.g. a dipole has an input impedance of about 73 Ohm, so I guess they roughly match this.
是不是就是說采用不同阻抗的饋線，這個就要設(shè)成不同的阻抗值？
"因此天線的史密斯圓圖收斂情況是與Zo是有關(guān)的。這個就需要憑解析計(jì)算或者直接導(dǎo)出S11文件，利用第三方軟件來確定Zo"如果天線是加了饋線仿真的，那么這個Z0就是指端口的特性阻抗...
兩個問題：
1.離散端口的內(nèi)阻Zo意義只是用于計(jì)算歸一化的Smith？對別的參數(shù)是否還有影響呢？
2.假定優(yōu)化目標(biāo)是Zo的話，當(dāng) S11小于-15的時候，認(rèn)為天線輸入阻抗和Z0匹配。怎么感覺有點(diǎn)和實(shí)際操作過程背道而馳呢！實(shí)際應(yīng)該是調(diào)整天線的輸入阻抗來匹配端口的阻抗值，那么在這種情況下，Zo的意義體現(xiàn)在什么地方呢？。
新手上路多多指教。
1.s參數(shù)是一個歸一化值，它是有意義的，比如對于天線來說的話，如果s11比較差，那么說明反射比較大，相應(yīng)的總效率就會很低，但是它不會影響到gain（IEEE）以及方向系數(shù)等參數(shù)，它們只跟天線結(jié)構(gòu)相關(guān)...
2.Z0就相當(dāng)于源內(nèi)阻，實(shí)際情況下是已知的，為了實(shí)現(xiàn)天線與饋線或者源的匹配就必須是天線的輸入阻抗接近這個值，當(dāng)然剛開始設(shè)計(jì)天線時也可以不必考慮天線的輸入阻抗值，當(dāng)?shù)玫奖容^好的效果后，再利用阻抗變換來實(shí)現(xiàn)匹配...
我個人原則上同意這種說法。測試的時候校正面端口阻抗是多少，仿真時的端口阻抗就設(shè)置多少。
