為什么得不到完美的50歐姆

站內有很多關于端口設置的資料，都看了，但是在微帶線仿真是還是會遇到問題，計算與仿真總差這么1，2歐姆。
模型很簡單，微帶線線寬1.65mm，rogers4350 板材 Er=3.66厚度0.762mm，銅箔0.035mm厚，板寬20mm，長60mm，如圖1

通過cst自帶的計算器可得阻抗為49.43歐姆，當然這個大家都認為是不精確的，如圖2

所以又用rogers的軟件算了下，阻抗為49.8歐姆，應該比較準

根據(jù)版主的“波導端口究竟設置多大”和幫助文件，分別進行了仿真，邊界按例子設為電邊界

[attachment=57645]
但阻抗始終沒有到過49歐姆以上，不管是改端口大小，網格密度，模板，阻抗最大為48.6歐姆
（結果見樓下）
改變邊界為open，阻抗可以達到50歐姆，但從插損來看，是有問題的
所以，有人知道怎么達到完美的對應，1歐姆的差異還是大了些，不知大HFSS的差異有多大？

計算結果

如何讓阻抗計算與仿真一致？總是差一些
謝謝哦！

你前面的幾種方法都是解析解，就是理論公式解，當然和全波會有差別。

非常感謝
其實在實際做板的時候，加工廠家推薦的50歐姆微帶線尺寸與在cst仿真中對比也有1-2歐姆差距，在頻率較高的時候這幾歐姆的差距會對性能有較大的影響。
而且用cst自帶的傳輸線計算器得到的尺寸與仿真對比也有1歐姆的差距，所以我想這不是用解析解和全波的差別可以解釋的，非常感謝！
不知道各位工程人員在仿真和加工測試時是如何修正的？

“而且用cst自帶的傳輸線計算器得到的尺寸與仿真對比也有1歐姆的差距，所以我想這不是用解析解和全波的差別可以解釋的”
為什么？

這個不太懂呀

是不是頻率段內只能接近50Ω，在某一點時會達到50Ω，不知道這個對不？

謝謝回復。
我的意思是這兩種方法之間有差別，但差別不會這么大。
我做同軸做的比較多，對仿真結果和加工實物對比吻合的很好。
但在電路板這塊，總會遇到這樣的問題。
仿真中得到微帶線尺寸與電路板廠商根據(jù)各個計算軟件像polar si8000（這個比較準）或經驗的得到尺寸不一致；而且與cst自帶的插件也對不上，所以不知道該如何是好?。?br />把cst自帶與微帶線相關的例子我也算了下，也有差距。除開端口設置，不知道是不是有什么問題我沒注意到。
謝謝回復！

實物和仿真的差別可以理解為介電常數(shù)的不同導致的
理論的差別再研究下