CST如何外加電壓？

大神們！我我做的是超材料，我想在底層和頂層金屬板上外加電壓，看看對(duì)S參數(shù)的變化，請(qǐng)問(wèn)應(yīng)該如何操作，我之前也看了聯(lián)合仿真，但是仿出來(lái)一直不對(duì)，請(qǐng)賜教！

加類(lèi)似于這樣的電壓！
請(qǐng)賜教！
感激不盡！

我沒(méi)做過(guò)，但你可以試一試。

這種電壓型離散端口能直接得到S參數(shù)嗎？得用Design Studio吧？

可以，但是...得用（偷雞模式）。
得利用另兩個(gè)端口（離散或是波導(dǎo)-需要和實(shí)際電路一般使用："直流隔離電容"），因?yàn)闃侵髦皇窍胫滥莾蓪颖皇┘与妷汉?，信?In/out 之間的sparameter變化！
而你所說(shuō)的這種我昨天已經(jīng)告訴他了！不知他為何又再提？看他這么堅(jiān)持....所以我就給了他另一個(gè)途徑。呵呵～～
我昨天給它的是sparameter -> narrow band spice model (circuits synthesize) -> schematic simulation add Voltage -> sparameter。（這個(gè)作法跟ADS比較搭）
** 可能是因?yàn)槲医o的不是（直接解答），但是...我一般也是不會(huì)這么做的，我導(dǎo)引提問(wèn)者自己去"動(dòng)手做、動(dòng)腦想"，這才是我想要的。
不然，最終極的手法就是：能取得SiO2 Vs Voltage's 的參數(shù)組，以變數(shù)模式代入SiO2 layer。這樣也成，不是條條大路通羅馬嗎？

謝謝給了這么多方法，我之前用過(guò)離散端口（discrete port）施加電壓，出錯(cuò)了，我再看看你說(shuō)的（discrete edge port），簡(jiǎn)直不能再感謝！

我試過(guò)Design Studio，可是沒(méi)弄出來(lái)，繼續(xù)琢磨中。
還是感謝大神的關(guān)注！

剛看了，discrete port打開(kāi)之后就是discrete edge port
然后出錯(cuò)了。

Graphene-supported tunable near-IR metamaterials.pdf
這是參考文獻(xiàn)，大家需要的可以看一下。