離散端口和集總元件有傳播時(shí)間嗎？
1.CST里面的離散端口(discrete ports)和集總元件(lumped network elements)的長度是不是會(huì)影響仿真結(jié)果啊?也就是說，仿真中軟件并不把它們當(dāng)作集總的，而是波在上面?zhèn)鞑バ枰欢ǖ臅r(shí)間（類似于傳輸線）。我查了幫助文件，里面說S參數(shù)離散端口是有一定的傳播時(shí)間的，別的沒有提到。
如果是這樣的話，那有沒有什么模型可以表示或者等效一個(gè)理想電壓源與一個(gè)電阻串聯(lián)呢（完全集總參數(shù)，波經(jīng)過這兩個(gè)元件的傳播時(shí)間為0）?
2.CST仿真中遇到一個(gè)警告：The rise or fall time of a rectangular excitation pulse corresponds to a frequency bandwidth which is larger than the specified maximum frequency for the mesh generation. This may lead to inaccurate results.大致意思應(yīng)該是說我設(shè)置的激勵(lì)脈沖的上升沿或者下降沿對(duì)應(yīng)的頻率寬度超過了網(wǎng)格生成規(guī)定的最大頻率，這可能會(huì)導(dǎo)致不準(zhǔn)確的結(jié)果。請(qǐng)問這個(gè)怎么解決?我用的激勵(lì)源是上升沿下降沿都為1ns，脈寬10ns的矩形脈沖，設(shè)置仿真頻帶是0至1000MHz。應(yīng)該怎么改呢?
集總元件長度 對(duì)仿真結(jié)果又影響，，原因現(xiàn)在我也不懂，求指導(dǎo)
是啊，感覺就跟延遲了一段時(shí)間一樣，怎么辦呢?
1. 會(huì)有影響，畢竟MWS考慮實(shí)際情況，傳輸線都有傳輸延遲。
不過，從工程上考慮，模型里離散端口的長度造成的時(shí)延是否會(huì)對(duì)結(jié)果帶來不可忽視的影響?如果是，那么仿真（或者模型）在建立過程中存在不合理的地方。MWS仿真的器件都不大，離散端口的長度都非常短，如果這么短的長度對(duì)應(yīng)的時(shí)延會(huì)對(duì)結(jié)果產(chǎn)生影響，那么說明要么仿真頻率高到不可想象，要么端口長度（或者連線長度）長到不可理喻。
從理論上考慮，MWS里的連線都是理想傳輸線，因此不同的長度只會(huì)帶來相位偏移，幅值無影響。如果一定要去除相位誤差，可以考慮自己做port extension。
第二個(gè)問號(hào)的回答：MWS里，沒有。
2. 把上升沿或者下降沿做傅里葉變換，就能知道對(duì)應(yīng)的頻域余弦滾降函數(shù)的頻率范圍是多少。如果方波陡峭，那么對(duì)應(yīng)的頻率范圍就很寬。如果超過了frequency range里設(shè)置的范圍，意味著你自己設(shè)定的頻率范圍無法完全反映激勵(lì)信號(hào)的全部特性。因?yàn)樽罡哳l率關(guān)系到網(wǎng)格大小，因此會(huì)造成網(wǎng)格劃分的不合理。
多謝！果然是達(dá)人??！
再弱弱地問一句，所謂的“port extension”指的是什么?是指對(duì)結(jié)果的電壓波形沿時(shí)間軸人工進(jìn)行適當(dāng)?shù)钠揭茊?
內(nèi)事問百度，外事問谷歌，……
我覺得集總元件還是按照封裝尺寸長度 來仿真吧
我覺得集總元件還是按照封裝尺寸長度 來仿真吧
上升沿下降沿都為1ns，脈寬10ns的矩形脈沖，設(shè)置仿真頻帶是0至1000MHz。
1ns上下沿就是對(duì)應(yīng)1G了，你至少得比1GHz大啊
恩，我試試啊
