CST MWS port設(shè)置

各位大俠，江湖救急?。?
我目前在做一個小項目，需要知道兩個芯片之間的走線設(shè)計是否OK，走線包括wire bond + trace+via，需要提取這一段信號路徑的s-parameter。
但是我不知道怎么加port，無從下手，請指教，感謝！
模型里面，DQ0，DQ1是需要提取的。

描述:CST模型

我想問實際使用的時候信號是如何傳輸?shù)哪兀?p class="mwqa">CST MWS幫助文件《Waveguide Port Overivew》、《Multipin Port Overview》和《Discrete Port Overview》。
看你的截圖，也就是這三種可能性了。

又見hawk8969大俠，雞凍
信號是從一個芯片的管腳走到另一個芯片的管腳，兩端的PAD應(yīng)該算是端口，真的是無從下手啊

哇塞，EDATOP大牛，咔嚓
我去看一下幫助文件，再更新

我試了一下waveport，但是由于結(jié)構(gòu)限制，返回路徑太少，沒辦法像教程那樣，設(shè)置的很標(biāo)準(zhǔn)

而且Net1，Net2右邊的兩根是Floating的，Net2的上方有金線，沒有辦法把port尺寸拉得太高，

差分信號？

不是的，是data信號線，都是單端的
目前的問題就是我只想要其中的一根線，但是這個PAD的旁邊又有作floating處理的其他信號PAD，waveport的大小不知道怎么樣設(shè)置好，寬度不夠啊

沒做過這個東西，還不是很明白，一根線要傳數(shù)據(jù)，總要有一個參考吧？才知道傳輸?shù)男盘柺歉唠娖竭€是低電平？